AI大運算時代 聯電揪團 推3D封裝專案

聯電及合作伙伴投入3D IC各自專長

晶圓代工大廠聯電昨（31）日宣佈，已與合作伙伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓（wafer-to-wafer, W2W）3D IC專案，協助客戶加速3D封裝產品的生產。

此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式的堆疊封裝平臺，以因應AI從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求。

此項與供應鏈夥伴共同推動的W2W 3D IC專案，目標在爲邊緣運算AI應用於家用、工業物聯網、安全和智慧基礎設施等，對中高階運算力、可客制記憶體模組、及較低功耗的需求提供解決方案。該平臺預計在2024年完成系統級驗證後就位，爲客戶提供無縫接軌的製程。平臺將解決各種異質整合之挑戰，包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。

聯電前瞻發展辦公室暨研發副總經理洪圭鈞表示，透過此項跨供應鏈垂直整合的合作專案，聯電很榮幸與產業領導廠商一起，運用先進的異質整合W2W技術來協助客戶，達成3D IC在性能、尺寸和成本上具有的優勢，滿足新興應用的需求。

洪圭鈞也指出，異質整合將持續推進超越摩爾時代的半導體創新界限，聯電期待以優異的CMOS晶圓製造能力與先進的封裝解決方案，促成產業生態系統的完整發展。

日月光研發中心副總洪志斌博士則是表示，身爲半導體生態系統的一員，日月光盡全力於與供應鏈夥伴合作，協助客戶優化其半導體設計和製造的效率。此項合作有助加速客戶的上市時間，同時透過整合技術之開發，實現在AI時代的卓越應用，確保獲利持續成長。

華邦電記憶體產品事業羣副總經理範祥雲指出，隨着AI持續從資料中心擴展到邊緣運算，邊緣設備將需要更高的記憶體頻寬來處理日益增加的資料工作負載。華邦電提供的客製化超高頻寬元件（CUBE）將使客戶能夠將定製的DRAM整合到3D封裝中，實現最佳的邊緣運算AI性能。