設計晶片不用錢！臺灣RISC-V聯盟成立　助新創省授權費

▲臺灣RISC-V聯盟成立大會；左起爲力晶總經理王其國、力晶董事長黃崇仁、芯原科技董事長戴偉民。（圖／記者姚惠茹攝）

記者周康玉／臺北報導

臺灣RISC-V聯盟於今（7）日成立，讓新創業者能省下初期開發晶片的授權費用，讓傳統產業更容易切入AIoT（人工智慧+物聯網），不僅由聯發科、力晶、力旺等臺廠共同發起，連中國大陸芯原半導體也相挺。

RISC-V聯盟由臺灣物聯網產業技術協會(TwIoTA)黃崇仁理事長倡議，，並且由力晶總經理王其國擔任會長，並有力晶、智成、神盾、晶心、聯發科、瑞相、力積電、力旺、嵌譯等企業發起。

市調機構Gartner預測，2020年將有超過200億個物聯網(IoT)裝置連上網路；工研院產科國際所研究報告也指出，AIoT晶片市場預計到2025年將達390億美元，年複合成長率高達20%。

進入萬物聯網的世代，每一個IoT裝置都需要使用到低功耗嵌入式CPU晶片，AI相關應用也需要嵌入式CPU進行端點運算，才能建構完整AIoT應用，因此RISC-V開源硬體指令集(ISA)核心加上端點運算IP，將成爲低功耗AIoT應用最佳解決方案。

黃崇仁表示，RISC-V開放架構可以讓廠商快速開發新應用，尤其對於新創業者來說，不僅能在開發階段省下授權費用，也能依照自己需求增加專屬指令集，而不受限制原始授權限制，所以他認爲這是臺灣科技產業的新機會，值得讓大家一起投入。

王其國表示，臺灣RISC-V聯盟成立，主要是希望透過產、學、研三方合作方式，共同協助將RISC-V開放架構導入臺灣，並串聯海內外RISC-V生態系資源，讓臺灣產業從研發、設計到應用，都能具備AIoT整合能力，並搭上5G通訊趨勢與商機，進而提升臺灣產業競爭力。

小辭典：

RISC是精簡指令集(Reduced Instruction Set Computing)的縮寫，是中央處理器(CPU)一種設計架構，將電腦運算用指令數量減少，讓CPU架構在設計上能更爲簡化。RISC-V發音唸作risk-five，是一個基於精簡指令集(RISC)原則的開源指令集架構(ISA)。

RISC-V原始專案2010年起源於加州大學柏克萊分校，代表第五代RISC ISA設計，並在2015年由柏克萊分校與各家企業合組成立RISC-V Foundation，作爲RISC-V開放架構定義、管理與推廣的非營利性組織機構。