晶體管微縮提升50%！Intel新技術延續摩爾定律

芯研所援引互聯網消息，近日，在2021 IEEE國際電子器件會議（IEDM）上，英特爾公佈了在封裝、晶體管微縮、量子物理學方面的多項關鍵技術新突破，其中一項名爲GAA RibbonFET（Gate-All-Around RibbonFET）技術再次引發行業熱議，該技術能夠通過堆疊多個（CMOS）晶體管，實現高達30%至50%的邏輯微縮提升，從而使得每平方毫米上容納更多晶體管，以繼續推進摩爾定律的發展。

衆所周知，晶體管剛開始是二維的形式，後來變成FinFET，就是變成三維封裝，再後來變成GAA，就是把NMOS疊在左邊，PMOS疊在右邊，往上疊了幾層，而3D就是直接把NMOS和PMOS直接疊在一起，這樣相當於面積減少了一半，面積利用率提高，微縮技術達到了面積減少一半的要求。

而英特爾在論文中宣佈了GAA RibbonFET技術在3D CMOS堆疊上的新突破，共有兩種方法。方法一是依序，具體的工藝流程是將下面一層晶圓先做好，再將上面一層翻過來再做另外一層晶圓，這樣能夠有效提高性能；方法二是自對準，一種是通過光刻機對準，另一種叫做自我對準，要通過幹蝕或者是沉積手段讓晶圓自動對準。英特爾的自對準實現了55納米的柵極間距，英特爾聲稱“這是非常了不起的突破”。

實際上，隨着晶圓製程越來越逼近物理極限，所有的業界同仁都在積極尋找新的解決思路和辦法，以延緩摩爾定律的失效，而英特爾該項技術的突破，到底能夠真的投入量產，我們還需要靜待觀察。