3個原子厚度！Intel：2030年搞定1萬億晶體管

晶體管數量/密度一直是衡量半導體技術進步的重要指標，目前已經可以做到單芯片1000多億個晶體管，比如Intel Ponte Vecchio GPU。

IEDM 2022 IEEE國際電子器件會議上，Intel公佈了多項新的技術突破，將繼續貫徹已經誕生75年的摩爾定律，目標是在2030年做到單芯片集成1萬億個晶體管，是目前的10倍。

從應變硅、高K金屬柵極、FinFET立體晶體管，到未來的RibbonFET GAA環繞柵極晶體管、PowerVia後置供電，再到2.5D EMIB＋3D Foveros、Foveros Direct/Omni封裝技術，Intel一直在從各項技術上推動摩爾定律。

IEDM 2022會議上，Intel披露了三個方面的技術突破：

1、下一代3D封裝準單芯片

基於混合鍵合(hybrid bonding)，將集成密度和性能再提升10倍。

同時，間距縮小到3微米，使得多芯片互連密度和帶寬媲美如今的單芯片SoC。

2、超薄2D材料在單芯片內集成更多晶體管

使用厚度僅僅3個原子的2D通道材料，Intel展示了GAA堆棧納米片，在雙柵極結構上，在室溫環境、低漏電率下，達成了非常理想的晶體管開關速度。

第一次深入揭示了2D材料的電接觸拓撲，可實現更高性能、更有彈性的晶體管通道。

3、高性能計算能效、內存新突破

Intel研發了可垂直堆疊在晶體管之上的全新內存，並首次展示了全新的堆疊鐵電電容，性能媲美傳統鐵電溝道電容，可用於在邏輯芯片上打造FeRAM。

Intel正在打造300毫米直徑的硅上氮化鎵晶圓，比標準的氮化鎵提升20倍。

Intel在超高能效方面也取得了新的突破，尤其是晶體管在斷電後也能保存數據，三道障礙已經突破兩道，很快就能達成在室溫下可靠運行。